Alder Lake

Alder LakeはIntelのメインストリームのラインナップとして初めて高効率コアと高性能コアの2つのアーキテクチャが同梱されるパッケージとして提供されるラインナップです。そのため、開発者に対してのドキュメントもかなり満載に伝えられています。

Alder Lakeについて、かんたんに説明しておくと、多くのArm SoCのように高性能コアと高効率コアを両方搭載している「big.LITTLE」のようなコア構成を採用しています。高性能コアに当たるものをIntelはPコアと読んでおり、Alder Lakeでは「Golden Cove」というアーキテクチャを採用しています。Golden Coveは、Rocket Lakeの「Cypress Cove」、Tiger Lakeの「Willow Cove」の純粋な後継です。一方、高効率コアに当たるものをIntelはEコアと読んでおり、Alder Lakeでは「Gracemont」というアーキテクチャを採用します。GracemontはLakefieldの「Tremont」の実質的な後継です。Cove系は基本的にCore系統の流れを汲んでおり、mont系はAtom系統の流れを汲んでいます。

Alder Lakeについて、以前行われたIntelの公式発表は以下のエントリをご参照ください。

Intel、第12世代Alder LakeのCPUコアの詳細について発表 - Nishiki-Hub

キャッシュ

f:id:doskokimeil127-dosd:20211017015532p:plain — キャッシュ（出典：Intel）

まずはキャッシュについて。Intelから以前発表されたようにL1キャッシュはこれまで通りコアごとに持ちますが、L2キャッシュが若干複雑です。と言っても、Pコアは1コアごとにL2キャッシュを持っているけど、Eコアは4コア毎に共有しているというだけなんですが。

L3キャッシュ（LLC）はすべてのコアが共有します。

命令セット

Alder Lakeは2つの異なるアーキテクチャを持つCPUを1つのCPUとして扱う関係で、命令セットにも若干の変更が加えられます。

Alder Lakeでは命令セットについて、すべてのコアが同じ命令セットを持っています。つまり、PコアとEコアでサポートする命令セットに差がないということです。そもそも、Core系統に比べてAtom系統のCPUがサポートする命令セットの数は圧倒的に少なく、Alder Lakeに向けてGracemontも大幅にサポートされる命令セットの数が増加しました。

もっと詳細なことを伝えると、Alder Lakeでは、Golden CoveとGracemontでサポートする命令セットを揃えるために、Gracemontがサポートする命令セットの数を大幅に増やしました。しかし、Golden Coveのそれには追いつくことが出来ず、結局Golden Cove自体も無効化せざるを得ない命令セットがいくつかあります。その代表例がAVX-512ですが。

Alder LakeにはEコアを搭載しない、Core系統Pコアだけで構成されたSKUがありますが、この場合においても、無効化された命令セットは有効にはなりません。これは、Alder Lakeで命令セットを揃えるためだと見られます。

因みに、今回発表された中身には「AVX-512はOEMが有効化するか決められる」という文言が書かれていますが、間違いであることが確認されています。