錦です。
AMDは、Financial Analyst Dayにて、今後数年間のEPYCのロードマップを明らかにしました。
Zen 4
まず、今年後半から順次提供されていくZen 4からの話です。
Zen 4世代は「Zen 4」「Zen 4 V-Cache」「Zen 4c」の3つのサブアーキテクチャから製品が構成されます。この内、通常のRyzenに採用されるものはZen 4。同じく、従来のサーバー向け高性能EPYC「Genoa」もZen 4に基づきます。一方で、クラウド向けのEPYC「Bergamo」はZen 4cに基づくことが既にAMDから発表されています。
これら以外のアーキテクチャの使いみちというのは後述のGenoa-X以外今回はまだ明らかにされていません。つまり、Zen 4cやZen 4 V-Cacheが消費者向けに降りてくるという名言は避けた形になります。
Zen 4世代では、1Wあたりの性能がZen 3と比較して最大25%向上、クロックの向上などを含めた、最大性能については最大35％性能が向上しているとしています（16コア32スレッドシステムかつCinebench NTに基づく）。
世界最速の性能を謳っており、クロックが大幅に向上するとしています。Computexでの発表では、OCなしで5.5GHzに達するCPUのデモが行われました。また、IPC（クロックあたりの命令実行数≒クロックあたりの性能）は8~10%向上するのと事で、IPCとクロックの向上による性能向上が謳われています。
その他の性能指標としてはシングルスレッド性能が最大15%向上、メモリ帯域が最大125%向上することが明らかにされました。
その上、AVX-512がサポートされます。IntelがAlder Lakeでサポートを打ち切ったので、消費者向けデスクトップCPUでAVX-512をサポートするのはIntelのRocket Lake-SとZen 4以降のRyzenのみということになります。
あと、今回発表されたスライドできになったのが、Zen 4の世代の中で4nmの記述があったことです。TSMCの4nm（N4）プロセスは、5nm世代ではあるので納得は行くのですが。
Genoa
Genoaは、高性能サーバー向けのZen 4ベースEPYCです。昨年の時点で存在が発表されていたラインナップです。今回明らかにされたのはJava SPECjbbのベンチマーク結果で、Milanと比較して75%上回るそう。
この性能向上は、Zen 4へのアーキテクチャのアップデート、DDR5の対応の部分が大きいとのことです。
ソケットはSP5で後述するBergamoとプラットフォームを共有しています。
Genoaは今年登場する予定となっています。
Bergamo
Bergamoは、最大128コア256スレッドに達するEPYCです。主なターゲットとしては、処理能力よりもコア数を要求するクラウドやデータセンター向けであり、アーキテクチャは「Zen 4c」となっています。
Zen 4cは、Zen 4よりも密度を高めつつ、機能を制限したアーキテクチャです。概念的にIntelのHybrid TechnologyやArmのbig.LITTLEの効率コア（Eコア）と似ています。Zen 4cには密度が最適化されたキャッシュ階層が備わっており、密度を高めています。おそらく、密度のためにキャッシュ容量（あるいはレベル）を犠牲にしていると見られており、Genoaを含めた他のZen 4ラインナップに比べて見劣りする仕様もあるでしょう。
なお、Zen 4cは、Zen 4のISA（命令セット）を無効にはしないそうで、BergamoでもAVX-512を含め、Zen 4がサポートするすべての命令セットを使うことができます。
Bergamoは来年登場する見込みです。
Genoa-X
Zen 4 V-Cacheはその名の通り、3D V-Cacheを搭載するアーキテクチャで、今回はそれを採用した「Genoa-X」が新たに発表されました。Milan-Xの後継です。
Genoa-Xには、1GBを超えるL3キャッシュを搭載します。現行のMilan-Xは768MBですので大幅増になりますというか、キャッシュでギガってなんなんだ。
キャッシュはメモリよりも高速ですので、メモリと大量のデータをやり取りする際、高速化します。
Zen 3D（Zen 3の3D V-Cache版）では、チップレットあたり32MBのもともとのZen 3として持つキャッシュに、3D方向にパッケージされるV-Cache 64MBを重ねています。Milanではチップレットを最大8つ持っていたので(32MB+64MB)×8で計768MBのL3キャッシュを実現していました。
現段階でGenoaには最大96コアのCPUコアが搭載され、8コアずつ12チップレットを搭載しているので、キャッシュ容量が同じなのであれば、1,152MB搭載していることになります。少なくとも、前世代からコアやチップレットあたりのキャッシュ容量を減らすことは考えられない（つまり、1チップレットあたり96MBかそれ以上になる）のでGenoa-XのL3キャッシュは1,152MB以上になることになります。
また、Zen 4世代のL2キャッシュについては、Ryzen 7000の発表からコアあたり1MBになるみたいなので、L2:96MB・L3:1152MB、L2+L3で1248MBになると考えられます。
ちなみに、GenoaもGenoa-Xも最大コア数は変わらないようで、Genoa-Xも最大96コアになるそうです。
Genoa-Xは2023年に登場します。
Siena
今回新たに発表された内容で「Siena」という新しいラインナップが明らかになりました。
Sienaは、エッジ（インテリジェント・エッジ）と通信向けのラインナップです。具体的にはエッジサーバーや通信基地局向けのラインナップとなるCPUです。Sienaは、最大64コアのZen 4で構成されるものの、省コストなプラットフォームで導入できるものになるとのことで、電力効率が最適化されています。
具体的な競合相手として考えられるのは、Atom PやXeon Dのようなモデルでしょうか。
これ以上の具体的な話はまだ登場しておらず、登場時期のみ明らかになっていて、2023年に登場すると明かされました。
Zen 5
Zen 5はZen 4の後継となる世代で、2024年にEPYCラインナップが登場することが明かされました。Zen 5は4nmと3nmプロセスで製造されるそうです。
世代としてのZen 5は「Zen 5」「Zen 5 V-Cache」「Zen 5c」の3つのサブアーキテクチャから構成されます。それぞれZen 4・Zen 4 V-Cache・Zen 4cの後継となるでしょう。
といっても、それほど多くのことが明かされたわけではありません。
ただし、性能と効率が強化されることや、再パイプラインされたフロントエンドワイドイシューが搭載、内蔵AIや機械学習が最適化されるとされています。もしかしたら、アクセラレータというか新しい計算器が追加される可能性があります。
