Intelは第5世代Xeonスケーラブルプロセッサを正式に発表しました。

第5世代Xeon SP

今回のアップデートは、Ice LakeからSapphire Rapidsへのアップデートと比較するとそれほど大きくはなく、Sapphire Rapidsと互換性があり、プラットフォームも共有しているため、CPUの置き換えだけで対応できます。

Sapphire Rapidsから平均性能が21%、AI推論で42%、HPCで40%、ネットワーク・ストレージ分野では70％の向上となっています。

タイル

Sapphire Rapidsでは、タイル構造が採用され、1タイルあたり15コアを4基搭載した最大60コアのXCCバリアントと、モノリシックながら32コア搭載したMCCバリアントが存在していました。この構造が若干変化しています。

というのも、XCCが15コア4基から、32コア2基に構造が変更されており、最大コア数が64コアと微増しています。XCCのタイル数を減少させることによって、メモリのデータアクセスレイテンシを軽減できるとのこと。

理由としては、AMDのチップレット構造と違い、IntelのXCCは、タイルごとにメモリコントローラを持っている関係で、あるタイルAが要求したデータが、タイルBのメモリコントローラにつながるメモリ似合った際、いくら高速インターコネクトで接続したとしても遅延が発生します。これをタイルを減らすことによって要求したデータが、自分のところのメモリコントローラ下のメモリにある確率を上げるということみたいです。